查看文章

在分析研究 Keccak 算法的基础上, 针对现有 Keccak 算法的硬件实现方案版本单一, 应用不灵活的问题, 设计了一种高性能可重构的 Keccak 算法硬件实现方案. 实验结果表明: 该方案在 Xilinx 公司的现场可编程门阵列 (FPGA) Virtex-5 平台上的时钟频率可达 214MHz, 占用 1607slices; 该方案具有吞吐量高 (9131Mbps), 应用灵活性好, 可支持 4 种不同参数版本的优点.