Activation-Aware Slack Assignment Based Mode-Wise Voltage Scaling for Energy Minimization
TY Cheng, Y Masuda, J Nagayama… - … on Fundamentals of …, 2022 - search.ieice.org
Reducing power consumption is a crucial factor making industrial designs, such as mobile
SoCs, competitive. Voltage scaling (VS) is the classical yet most effective technique that …
SoCs, competitive. Voltage scaling (VS) is the classical yet most effective technique that …
Cost-efficient delay-fault sensors for ageing prediction
G Sai - 2018 - eprints.soton.ac.uk
Aggressive technology scaling has accelerated the ageing of CMOS devices. Ageing refers
to a slow progressive degradation in the performance of MOS transistors. Consequently, the …
to a slow progressive degradation in the performance of MOS transistors. Consequently, the …
逆方向カット・エッジのない最小カットを求めるアルゴリズム
神保潮， 五島正裕 - 情報処理学会論文誌コンピューティングシステム …, 2018 - ipsj.ixsq.nii.ac.jp
論文抄録 FF を用いた回路をラッチを用いた回路に変換する問題は, 最小カット問題の一種に帰着
する. ただしこの際, 始点から終点に至るすべての道にカット・エッジをただ 1 …
する. ただしこの際, 始点から終点に至るすべての道にカット・エッジをただ 1 …
逆方向カット・エッジのない最小カットを求めるアルゴリズムの改良
神保潮， 五島正裕 - 研究報告システム・アーキテクチャ(ARC), 2018 - ipsj.ixsq.nii.ac.jp
論文抄録 FF を用いた回路をラッチを用いた回路に変換する問題は, 最小カット問題の一種に帰着
する. ただしこの際, 始点から終点に至るすべての道にカット・エッジをただ 1 …
する. ただしこの際, 始点から終点に至るすべての道にカット・エッジをただ 1 …
[PDF][PDF] タイミング制約を緩和するクロッキング方式
神保潮， ジンボウシオ - 2019 - ir.soken.ac.jp
概要半導体プロセスの微細化に伴う素子遅延のばらつきの増加が, 回路設計における大きな問題
となりつつある. ばらつきが増大していくと, 従来のワースト・ケースに基づいた設計手法は悲観的に …
となりつつある. ばらつきが増大していくと, 従来のワースト・ケースに基づいた設計手法は悲観的に …