Structure and software model of a parallel-vertical multi-input adder for FPGA implementation Page 1 158 CSIT 2016, 06-10 September, 2016, Lviv, Ukraine Structure and Software Model of …
I Tsmots, O Skorokhoda, T Tesliuk… - 2016 IEEE First …, 2016 - ieeexplore.ieee.org
Requirements and design phases of hardware and software intellectual processing of intensive data streams in real time have been examined. Design principles of hardware and …
The paper introduces concepts of a discrete neural function and a neural element over a Galois field. A criterion of the possibility of discrete function spectral analysis over a finite …
Апаратна реалізація нейроелемента вертикально- групового типу / Hardware Page 1 6 Мiнiстерство освіти і науки України Тернопільський національний економічний …
I Prots' ko, V Teslyuk, A Lozynskyi - 2016 XII International …, 2016 - ieeexplore.ieee.org
Developing efficient computation of FFT using cyclic convolutions for size the integer power of two is considered. The structures of basis matrices of DFT are presented via the hashing …
На сучасному етапі розвитку нейротехнологій реального часу розширяються галузі їхнього застосування, більшість з яких потребують опрацювання інтенсивних потоків …